# Partial English Translation of

# LAID OPEN unexamined

# JAPANESE PATENT APPLICATION

Publication No. 11-298040

Line 3 to the bottom line of [0010]

(First Embodiment) Figure 1 is the schematic view of the structure of a semiconductor light emitting element according to the first embodiment of the present invention. In the drawing, a sapphire substrate denoted by reference number 101, a GaN buffer layer denoted by reference number 102, which is formed on the sapphire substrate 101, an n-type GaN layer denoted by reference number 103, an n-type Al<sub>0.1</sub>Ga<sub>0.9</sub>N lower part cladding layer denoted by reference number 104, a In<sub>0.2</sub>Ga<sub>0.8</sub>N active layer denoted by reference number 105, a thin layer p-type Al<sub>0.05</sub>Ga<sub>0.95</sub>N evaporation preventing layer denoted by reference number 106, a p-type Al<sub>0.1</sub>Ga<sub>0.9</sub>N upper part cladding layer denoted by reference number 107, and a p-type electrode GaN cap layer denoted by reference number 108 are deposited in this order. Further, reference number 109 denotes a metal film formed of Ni or Pd and provided on part of the GaN cap layer 108, 110 denotes a Mo conductive film provided on the metal film 109, 111 denotes an Au electrode pad provided on part of the Mo conductive film 110, 112 denotes an n-electrode provided on part of the exposed surface of the n-type GaN layer, and 113 denotes a SiO<sub>2</sub> dielectric film.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-298040

(43)Date of publication of application: 29.10.1999

(51)Int.CI.

H01L 33/00

(21)Application number: 10-098839

(71)Applicant: SHARP CORP

(22)Date of filing:

10.04.1998


(72)Inventor: KAMIKAWA TAKESHI

**ITO SHIGETOSHI** 

# (54) SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND MANUFACTURE THEREOF (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the sheet resistance, raise the thermal stability and raise the conductivity, even after a high temperature process by forming a higher melting point conductive film on a metal film to contact a nitride semiconductor than this metal and forming a dielectric film on the conductive film to form an ohmic electrode.

SOLUTION: An n-electrode 112 is formed on a part of the exposed surface of an n-type GaN layer 103, a resist is coated to pattern it, an Ni or Pd metal film 109 is deposited on the part of a p-type GaN cap layer 108, a high melting point metal Mo conductive film 110 is formed thereon to form a p-electrode, an Au pad layer 111 is formed on a part of the p-electrode, an SiO2 dielectric film 113 is formed by sputtering, and the annealing is made in an inert gas at, e.g. 800° C for 10 min to improve also the ohmic characteristic between a low resistance p-semiconductor of the p-layer of GaAs semiconductor and electrode.



#### **LEGAL STATUS**

[Date of request for examination]

17.01.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-298040

(43)公開日 平成11年(1999)10月29日

(51) Int.Cl.6

酸別記号

FΙ

H01L 33/00

H01L 33/00

С

# 審査請求 未請求 請求項の数3 OL (全 5 頁)


(21)出願番号				
//	特願平10-98839	(71)出題人	000005049	
(00) ([1884 H	White to (1000) A Hise H		シャープ株式会社	
(22)出顧日	平成10年(1998) 4月10日		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	神川 剛	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(72)発明者	伊藤茂松	
			大阪府大阪市阿倍野区長池町22番22号	シ
			ャープ株式会社内	
		(74)代理人		

# (54) 【発明の名称】 半導体発光素子及びその製造方法

## (57) 【要約】

【課題】 酸素を含む誘電体膜を設けた従来の半導体素子においては、長期に渡る通電等において誘電体膜中の酸素に起因して緩やかにNiの酸化が進み電極部分が高抵抗化するといった問題があった。さらには、製造工程において、誘電体膜を形成した後に、電極と半導体との合金化アロイ等の熱処理プロセスを行ったときにも、電極部分が高抵抗化した。透光性オーミック電極を備え、シート抵抗が小さく更に熱的安定性が高く、高温プロセス後に於いても、高い導電性の発光素子を提供することを目的とする。

【解決手段】 窒化物系半導体に接するオーム性電極 と、該オーム性電極の少なくとも一部を覆う酸化物絶縁 膜とを備えた半導体発光素子において、該オーム性電極 は、該窒化物半導体に接触する金属膜と、該金属膜上に 形成された、この金属より高融点の導電膜と酸素を含む 誘電体膜からなる半導体素子。



1

#### 【特許請求の範囲】

【請求項1】 窒化物系半導体に接するオーム性電極 と、該オーム性電極の少なくとも一部を覆う酸化物絶縁 膜とを備えた半導体発光素子において、該オーム性電極 は、該窒化物半導体に接触する金属膜と、該金属膜上に 形成された該金属膜より高融点の導電膜とから構成さ れ、かつ該導電膜上に誘電体膜が形成されていることを 特徴とする半導体発光素子。

【請求項2】 前記金属膜がNiもしくはPdを含んでなり、前記導電膜がPt、W、WN、V、Mo、Taの 10 いずれかを含んでなる事を特徴とする請求項1に記載の半導体発光素子。

【請求項3】 p型窒化物半導体表面に、NiもしくはPdを含む金属膜、Pt、W、WN、V、Mo、Taのいずれかを含んでなる導電膜を順次形成する工程と、その後、該導電膜上に、酸素を含む誘電体膜を形成する工程と、さらにその後、400℃以上800℃以下で熱処理する工程とを、含むことを特徴とする半導体発光素子の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は窒化物系半導体発光 素子に関し、特にその電極構造、および、その製造方法 に関する。

## [0002]

【従来の技術】従来の窒化ガリウム系化合物半導体発光 素子では、サファイア等の絶縁性基板が使用されてい る。この絶縁性基板を用いた発光素子では、裏面側に電 極を設けた構造にすることが困難であり、半導体層側に pn両電極を設けた構造がとられている。

【0003】図4は、従来技術に基づく発光ダイオード (LED) の概略模式図である。201はサファイア基 板、202はn-GaN:Si、203は活性層、20 4はp-GaN: Mg、205はp-GaN上に形成さ れたNi/Au透光性電極、206はRIBE (Rea ctive ion beam etching) KL ってエッチングされ露出したn-GaN上に形成された n型電極 207はNi/Au透光性電極上に形成され たボンディング用電極パッドであり、208はSiO2 誘電体膜である。ここで、Ni/Au透光性電極の構成 40 は、Niがp-GaN:Mgとの間で、オーム性接触を 得るために選択され、AuがNiの酸化を防止するため に選択されている。しかし、Au電極の上に保護膜を付 けた構造の場合、この保護膜に含まれる酸素による酸化 は防ぐことができない。このような発光素子を台座に固 定するにあたって、半導体層側を下にする方法では、各 電極への通電に工夫が必要であり、生産性が悪くなるた め、一般的には、半導体層側を上にする方法が用いられ ている。よって、素子内部で生じた発光を有効に外部に 取り出せるように、p側オーム性電極が、上述の如く、

透光性となっている。

## [0004]

【発明が解決しようとする課題】このように、p側オーム性電極は、透光性という性質上50~200Åという非常に薄い膜厚で形成する必要があった。SiO2誘電体膜208は、このような非常に薄い電極を、製造行程等における損傷から保護するために形成されたものである。本発明者の実験的知見によると、SiO2誘電体膜を設けた従来の半導体素子においては、長期に渡る通電等においてSiO2に起因して緩やかにNiの酸化が進み電極部分が高抵抗化するといった問題があった。さらには、製造工程において、誘電体膜を形成した後に、電極と半導体との合金化アロイ等の熱処理プロセスを行ったときにも、電極部分が高抵抗化した。

【0005】また、 $Si_3N_4$ 等の組成に酸素を含まない 窒化膜に於いても膜形成時に含まれてしまう極微量の酸 素によってもこの透光性電極の酸化が引き起こされてし まう事が分かった。この高抵抗化によって、シート抵抗 が高くなり、駆動電圧を低減することが困難になる。

0 【0006】本発明は以上の点に鑑み、透光性オーミック電極を備え、シート抵抗が小さく更に熱的安定性が高く、高温プロセス後に於いても、高い導電性の発光素子を提供することを目的とする。

#### [0007]

【課題を解決するための手段】本発明の半導体発光素子は、窒化物系半導体に接するオーム性電極と、該オーム性電極の少なくとも一部を覆う酸化物絶縁膜とを備えた半導体発光素子において、該オーム性電極は、該窒化物半導体に接触する金属膜と、該金属膜上に形成された、30 この金属より高融点の導電膜とからなり、さらに該導電膜上に誘電体膜が形成されていることを特徴とする。

【0008】また、前記金属膜がNiもしくはPdを含んでなり、前記導電膜がPt、W、WN、V、Mo、TaOいずれかを含んでなる事を特徴とする。

【0009】本発明の半導体発光素子の製造方法は、p型半導体窒化物半導体表面に、NiもしくはPdを含む金属膜、Pt、W、WN、V、Mo、Taのいずれかを含んでなる導電膜を順次形成する工程と、その後、該導電膜上に、酸化物絶縁膜を形成する工程と、さらにその後、400℃以上1000℃以下で熱処理する工程とを、含むことを特徴とする。

## [0010]

【発明の実施の形態】以下、本発明を具体的な実施の形態に基づいて説明する。

(実施の形態1)図1は、本発明の実施の形態1の半導体発光素子の構造概略図である。図において、101はサファイア基板であり、その上面に102はGaNバッファ層、103はn型のGaN層、104はn型Alo.1Gao.9N下部クラッド層、105はIno.2Gao.8

止層、107はp型 $Al_{0.1}Ga_{0.9}$ N上部クラッド層、108はp型電極GaNキャップ層が順次積層されている。また、109はGaNキャップ層108上の一部に設けられたNiもしくはPdからなる金属膜、110は金属膜 109上に設けられたMo 導電膜、111はMo 導電膜 110上の一部に設けられたAu 電極パッド、112は、n型GaN層の露出した表面の一部設けられたn電極、113はSiO2誘電体膜である。

【0011】次に、このような半導体発光素子の製造方 法を説明する。先ずMOCVD装置を用いてH2雰囲気 中でサファイア基板101を1050℃で加熱し、基板 の表面処理を行う。その後、基板温度を500℃まで下 げ、GaNバッファ層102を形成する。この時バッフ ァ層の層厚は250Åとする。その後基板温度を102 0℃まで上げてn型のG a N層103を4 µ m程度成長 させ、同じ温度でn型Alo1GaogN下部クラッド層 104を1µm成長させる。次に基板温度を800℃に 下げノンドープ又はSiドープIno.2Gao.8N活性層 105を約200Åの膜厚で成長させる。次に基板温度 をノンドープ又はSiドープIn<sub>0.2</sub>Ga<sub>0.8</sub>N活性層の 成長温度以上かつp型Alo1GaogN上部クラッド層 の成長温度以下である約900℃にてp型A10.05Ga 0.95N蒸発防止層106を成長させる。その後成長温度 を約1020℃まで上げ、p型Alo.1Gao.9N上部ク ラッド層107を約1μm成長させる。次にp型GaN キャップ層108を約1μm成長させる。この時p型A 10.05Ga0.95N蒸発防止層106は、基板温度を10 20℃まで上げる間に良質膜となる。

【0012】その後、n型電極を形成するため、レジス トを塗布してフォトリソグラフィによりパターニングを 行い、成長した半導体層の一部をドライエッチングによ り除去してn型のGaN層103を露出させ、n型のG aN層103の露出した表面の一部にn電極112を形 成する。次に、レジストを塗布してフォトリソグラフィ によりパターニングを行い、p型GaNキャップ層10 8上の一部にNiもしくはPdからなる金属膜109を 30~100 Åの膜厚で蒸着し、更にその上に10~3 00Åの厚さでMo導電膜110を形成し、p電極とし た。またp電極を形成したときと同様の手順で、p電極 上の一部にAuパッド電極111を4000Åの厚さで 40 形成する。最後にスパッタリングによりSiOo誘電体 膜113を2000~5000Åの厚さで形成する。 そ の後、窒素雰囲気中もしくはAr等の不活性ガス中で8 00℃で10分間アニール処理を行う。このアニール処 理は、窒化ガリウム系半導体のp型層の低抵抗p型半導 体と電極間のオーミック特性の向上を兼ねるものであ る。ここで金属膜の材料として、p-GaNと良好なオ ーミック接触が得られるPd、Niを用いた。

【0013】本実施の形態の半導体発光素子においては、長期に渡って通電しても、従来のものと比較して、

安定した特性が得られた。 図2を参照してこのことを説 明する。図2は金属膜上の導電膜をAu、Ni、Pt、 V、Mo、Ta、W(各々の金属の融点はそれぞれ、1 064°C, 1455°C, 1772°C, 1890°C, 26 10℃、2996℃、3387℃である。) で形成した とき、LED素子の劣化率を示したものであり、横軸を 各導電膜の融点でプロットしている。ここで劣化率と は、各金属で導電膜を形成したLED素子100個に3 0mAの電流を流し、3000時間後、動作電圧の上 昇、点灯しなくなった等の不良化した素子の割合であ る。また、●は導電膜下の金属膜がNiの場合、■はP dの場合である。 導電膜がAuもしくはNiの場合劣化 率は70%以上と非常に高く、SiO2との緩やかな酸 化によって素子が劣化してしまうことが分かる。それに 対し、導電膜の金属の融点が該導電膜下の金属膜の融点 より高い場合、劣化は30%以下と非常に低くなる。 (ちなみにNiの融点は1455℃、Pdの融点は15 54℃である。) この傾向は、金属膜がNiでもPdで も同じ事が分かった。 更に図に於いて×で示したNi/ Auの電極構造でSiO2誘電体膜がない場合は、劣化 率は約20%と低くなり、Ni/Au電極とSiO2誘 電体膜の酸化が無いためであると考えられる。図には記 載していないが、WNも劣化率は金属膜がNiの場合に は、15%、Pdの場合には、Ni/Au透光性電極と N i /Mo透光性電極を0~1000℃で10分間アニ ールした後のシート抵抗を図3に示してある。0℃の点 はアニール前のシート抵抗を示している。Ni/Au透 光性電極は70/50Å、Ni/Mo透光性電極は各々 70/50Åの厚さで形成されており、トータルの膜厚 も同じにしている。この場合、800℃のアニール後に おいてNi/Au電極は100Ω程度と高抵抗化してい るにもかかわらずNi/Mo透光性電極は0.2Q/c m<sup>2</sup>程度の低抵抗なシート抵抗を保つことができた。M oがSiO2によるNiの酸化を有効に防止しているこ とが分かる。このような2層構造をとることでNi/A u電極以上に熱的安定性が高い、高信頼性の電極構造を 作成することができた。

【0014】また、誘電体膜が $SiO_2$ の様な酸化物ではなく、 $Si_3N_4$ の様な窒化物であっても $Si_3N_4$ を形40 成する際に膜中に取り込まれる酸素によって酸化が進行しNi/Au電極u電極を高抵抗化させる事が分かった。このような場合に於いてもNi/Mo電極は0.2Q/cm²程度の低抵抗なシート抵抗を保つことができ、 $MoがSi_3N_4$ 膜中に取り込まれた酸素によるNiの酸化を効果的に防止する事が分かった。更に、Ni/Mo透光性電極に関して、半導体と金属間のコンタクト抵抗も従来の $2\times10^{-2}$ Q·cm²と同程度の値が得られており良好なオーミック接触が得られている。図3に示す通り、アニール温度としては、400℃以上800

水素が抜けきらずp層が高抵抗のままになってしまう。 また800℃以上ではNi電極の再蒸発や凝集を引き起 こしてしまい好ましくない。この事情は、Niにかえて Pd、MoにかえてW、WN、V、Ta、Ptのいずれ かを用いた場合であっても同様であった。またNi金属 膜の厚さは30Å以下では均一な膜形成ができず、10 O Å以上では透光性が悪くなるので好ましくない。Ni 金属膜上のMo導電膜の厚さは10Å以下では均一な膜 形成が難しく、また90Å以上では透光性が悪くなり好 ましくない。好ましくはNiの厚さは30≦d≦100 10 のシート抵抗のアニール温度依存性である。 Aの間で、Mo導電膜の厚さは10≦d<90Aの間と なる。また透光性を考えると2層の合計の膜厚が200 Aを越えないことが好ましい。

【0015】本実施の形態において、導電膜110とし てMoを用いたが、これに変えて、W、WN、V、T a、Ptにしても同様の効果が得られた。また、絶縁膜 として、SiO<sub>2</sub>に変えて、Al<sub>2</sub>O<sub>3</sub>、TiO<sub>3</sub>、TiO 2、Si3N4等の他の酸化物絶縁体を用いても、同様の 効果が得られた。

## [0016]

【発明の効果】従来の窒化ガリウム系化合物半導体発光 素子、特にLEDでは、透光性電極としてNiが用いら れてきた。また透光性電極という性質上50~200Å という非常に薄い膜厚で形成される。また、透光性電極 上に電極を保護するためにSiO2誘電体膜を形成して いる。このため、電極と半導体との合金化アロイ、更に は電極形成後のp型化アニールといった高温プロセスを 行ったときNi またはNi/Au透光性電極が誘電体膜 であるSiO2によって酸化する、また長期に渡る通電 等においても緩やかに酸化が進み高抵抗化するといった 30 問題が分かった。この高抵抗化によって、シート抵抗が 高くなり、駆動電圧を低減することが困難になる。そこ で、Ni金属膜上に導電膜であるMo、W、WN、V、 Ta、Ptを10Aから300Aの間で形成する事によ

り高温プロセスに於いてもNiが誘電体膜によって高抵 抗化せず、熱プロセスに対して安定な電極構造を作製す る事ができた。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態に関わる発光ダイオー ドの概略模式図である。


【図2】各導電膜でLED素子を作成したときの、素子 の劣化率である。

【図3】N i /A u 透光性電極とN i /M o 透光性電極

【図4】従来の発光ダイオードの概略模式図である。 【符号の説明】

- 101 サファイア基板
- 102 GaNバッファ層
- 103 n型のGaN層
- 104 n型Alo.1Gao.9N下部クラッド層
- 105 Ino.2Gao.8N活性層
- 106 p型Alo. 05Gao. 95N蒸発防止層
- 107 p型Alo.1Gao.9N上部クラッド層
- 108 p型GaNキャップ層
  - 109 Ni 金属膜
  - 110 Mo導電膜
  - 111 Au電極パッド
  - 112 n電極
  - 113 SiO2誘電体膜
  - 201 サファイア基板
  - 202 n-GaN: Si
  - 203 活性層
  - 204 p-GaN:Mg
- 205 Ni透光性電極またはNi/Au透光性電極
  - 206 n型電極
  - 207 ボンディング用電極パッド
  - 208 SiO<sub>2</sub>の誘電体膜

【図1】



【図2】

